視覺(jué)檢測(cè)是怎么提高檢測(cè)速度的  

專用集成電路(ASIC)。ASIC是針對(duì)于某一固定算法或應(yīng)用而專門(mén)設(shè)計(jì)的硬件芯片，有很強(qiáng)的實(shí)時(shí)性。但在實(shí)際應(yīng)用中存在開(kāi)發(fā)周期相對(duì)較長(zhǎng)、成本高、適應(yīng)性和靈活性差等缺點(diǎn)。 　

現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)。FPGA由多個(gè)可編程的基本邏輯單元組成的一個(gè)2維矩陣，邏輯單元之間以及邏輯單元與I/O單元之間通過(guò)可編程連線進(jìn)行連接。FPGA能在設(shè)計(jì)上具有很強(qiáng)的靈活性，集成度、工作速度也在不斷提高，可實(shí)現(xiàn)的功能也越來(lái)越強(qiáng);同時(shí)其開(kāi)發(fā)周期短，系統(tǒng)易于維護(hù)和擴(kuò)展，能夠大大地提高圖像數(shù)據(jù)的處理速度。 　

用計(jì)算機(jī)網(wǎng)絡(luò)并行處理。這種處理結(jié)構(gòu)采用“多客戶機(jī)+服務(wù)器”的方式，一個(gè)圖像傳感器對(duì)應(yīng)一臺(tái)客戶機(jī)，服務(wù)器實(shí)現(xiàn)信息的合成，圖像處理的大部分工作由軟件來(lái)完成。該結(jié)構(gòu)雖然比較龐大，但升級(jí)維護(hù)方便、實(shí)時(shí)性較好。  

數(shù)字信號(hào)處理器(DSP)。DSP是一種獨(dú)特的微處理器，是以數(shù)字信號(hào)來(lái)處理大量信息的器件。其工作原理是將接收到的模擬信號(hào)轉(zhuǎn)換為“0”或“1”的數(shù)字信號(hào)，再對(duì)數(shù)字信號(hào)進(jìn)行修改、刪除和強(qiáng)化，并在其他系統(tǒng)芯片中把數(shù)字?jǐn)?shù)據(jù)解譯回模擬數(shù)據(jù)或?qū)嶋H環(huán)境格式，其實(shí)時(shí)運(yùn)行速度遠(yuǎn)遠(yuǎn)超過(guò)通用微處理器。但是，DSP的體系仍是串行指令執(zhí)行系統(tǒng)，而且只是對(duì)某些固定的運(yùn)算進(jìn)行硬件優(yōu)化，故不能滿足眾多的算法要求。  

視覺(jué)檢測(cè)實(shí)時(shí)圖像處理系統(tǒng)中，底層的信號(hào)數(shù)據(jù)量大，對(duì)處理速度的要求高，但運(yùn)算結(jié)構(gòu)相對(duì)比較簡(jiǎn)單，適合采用FPGA以硬件方式來(lái)實(shí)現(xiàn);高層處理算法的特點(diǎn)是處理的數(shù)據(jù)量相對(duì)較少，但算法和控制結(jié)構(gòu)復(fù)雜，可使用DSP來(lái)實(shí)現(xiàn)。如果把二者的優(yōu)點(diǎn)結(jié)合在一起以兼顧實(shí)時(shí)性和靈活性。視覺(jué)檢測(cè)廠家www.haoxinq.cn